Isaac Verdu
Angestellt, FPGA Design and Verification Engineer, Allied Vision Technologies GmbH
Hamburg, Deutschland
Werdegang
Berufserfahrung von Isaac Verdu
Bis heute 7 Jahre und 4 Monate, seit März 2017
FPGA Design and Verification Engineer
Allied Vision Technologies GmbH- Entwicklung digitaler Systeme für FPGA-basierte Bildverarbeitung (VHDL) - UVM-basierte Verifizierung digitaler Systeme (SystemVerilog, UVM)
1 Jahr, März 2016 - Feb. 2017
Forscher/FPGA-Entwickler
Hochschule Mannheim
- Entwurf und Verifizierung FPGA-basierter digitaler Schaltungen (VHDL, Verilog), Integra- tion von Hardware- und Softwaresubsystemen, Entwicklung hardwarenaher Firmware, Steue- rung von Hochleistungs-CMOS-Bildsensoren