Jochen Lattermann

Angestellt, Expert ASIC Development, Bosch Sensortec GmbH

München, Deutschland

Fähigkeiten und Kenntnisse

VHDL / SystemVerilog / SystemVerilog Assertions
Digital / Mixed Signal Modelling
Formale Verifikation
RTL/DMS/AMS Simulation
Specman E
Vollständige Formale Verifikation
Testbencharchitektur; parallele Testfälle; UVM
ASIC Test Erstellung Auswertung Analyse
Inertial Measurement Units
Power Managment Circuits
Signalfilter FIR IIR Sigma Delta ADCs
Streß-/Toleranz-/Verfügbarkeitsanalyse
Baugruppenentwurf (Mentor)
I²C
IP; SCTP;SNMP; SIP/NAT
Mikrocontroller; Assembler/C/C++

Werdegang

Berufserfahrung von Jochen Lattermann

  • Bis heute 4 Jahre und 1 Monat, seit Juni 2020

    Expert ASIC Development

    Bosch Sensortec GmbH
  • 4 Jahre und 9 Monate, Juni 2015 - Feb. 2020

    Senior Digital Design Engineer

    Dialog Semiconductor

  • 3 Jahre und 2 Monate, Apr. 2012 - Mai 2015

    Senior Design Engineer (Digital Design)

    TES Electronic Solutions GmbH

    Verifikation mikrocontrollerbasierter Systeme Digital-, Gatelevel-, AMS-Simulation; Logical Equivalence Check Gestaltung der Testbench; parallele, wiederverwendbare Testfälle

  • 1 Jahr und 5 Monate, Nov. 2010 - März 2012

    Entwicklungsingenieur

    TechConnect, Einsatz bei MTU Aero Engines und anderen

    Entwicklung embedded Systems (Avionik), analoge Filter, Sensor- und Motoransteuerung, Streß-, Toleranz- und Verfügbarkeitsanalyse, Bilderkennungsalgorithmen in C und VHDL

  • 7 Monate, Apr. 2010 - Okt. 2010

    Applikationsingenieur

    OneSpin Solutions GmbH

    Kundenunterstützung und -schulung, Anwendungsanalyse und Test

  • 2009 - 2010

    *

    Elternzeit

  • 3 Jahre und 7 Monate, Sep. 2005 - März 2009

    Design- und Verifikationsingenieur

    Freescale

    Design und Verifikation von Mikrocontrollern (CISC, RISC) Simulation und Test, Schaltungsanalyse, Flash-Controller

  • 13 Jahre und 1 Monat, Aug. 1992 - Aug. 2005

    Entwicklungsingenieur

    Siemens AG

    Entwurf, Test, Qualifikation von ASICs, Baugruppen, Systemen für Vermittlungsanlagen Software für Test, Treiber, Anwendungen (TDM, ATM, IP; SNMP, SIP) Taktsynchronisation / PLL

  • 3 Jahre, Juli 1989 - Juni 1992

    Forschungsmitarbeit

    TU Dresden

    Datenpfad von Prozessoren formale Verifikation, symbolische Simulation Anleitung von Diplmanden

Ausbildung von Jochen Lattermann

  • 3 Jahre und 10 Monate, Sep. 1985 - Juni 1989

    Informationstechnik

    TU Dresden

    Mikroelektronik Mikroprozessoren digitale Schaltungen

Sprachen

  • Deutsch

    Muttersprache

  • Englisch

    Fließend

21 Mio. XING Mitglieder, von A bis Z