Verilog-Prüfingenieur | Verifikation, SystemC, UVM, C++, Python | Inhouse (mwd)
Verilog-Prüfingenieur | Verifikation, SystemC, UVM, C++, Python | Inhouse (mwd)
Verilog-Prüfingenieur | Verifikation, SystemC, UVM, C++, Python | Inhouse (mwd)
Verilog-Prüfingenieur | Verifikation, SystemC, UVM, C++, Python | Inhouse (mwd)
Vesterling AG
Automobil- und Fahrzeugbau
München
- Art der Beschäftigung: Vollzeit
- 56.500 € – 84.000 € (von XING geschätzt)
- Zu den Ersten gehören
Verilog-Prüfingenieur | Verifikation, SystemC, UVM, C++, Python | Inhouse (mwd)
Über diesen Job
Vesterling Personalberatung für Technologie:
Wir sind Pioniere im Technology Recruiting und vermitteln Informatiker und Ingenieure in Festanstellung. Wir sind für mehr als 2.500 Unternehmen tätig. Einmal bei uns bewerben, unzählige Job-Chancen erhalten.
Unser Klient ist ein kleineres Unternehmen mit Sitz in München, das elektronische Produkte herstellt, die z. B. bei der Displaytechnik eine wichtige Rolle spielen. Mit diesen Produkten ist er ein äußerst erfolgreicher Nischenzulieferer für die Automobilhersteller und kann daher auf große Stabilität und gezieltes Wachstum verweisen.
Lust auf Innovation? Arbeiten Sie an einem komplett neuem Produkt in einem wachsenden, mehrfach für seine Innovationen ausgezeichneten deutschen mittelständischen Unternehmen.
Standort: München
Vertragsart: Unbefristete Festanstellung durch unseren Klienten
Aufgaben
- Als Verilog-Prüfingenieur sind Sie betraut mit der Verifikation eines komplett neu entwickelten Produkts und der Optimierung der Verifikationsumgebung.
- Sie verantworten den Entwurf und die Implementierung von Tests mit SystemVerilog UVM und SystemC.
- Ebenso führen Sie Simulationen durch und analysieren Test- und Simulationsergebnisse.
- Dabei arbeiten Sie eng mit dem Designteam zusammen und unterstützen bei der Inbetriebnahme neuer Geräte der Laborumgebung.
Ihr Profil
- (Fach)Hochschulabschluss einer geeigneten technischen Fachrichtung oder vergleichbare einschlägige Berufserfahrung
- Mehrere Jahre einschlägige Berufserfahrung in der digitalen Verifikation mit SystemVerilog oder UVM sowie dem Entwurf von Tests, Testaufbauten und Testplänen
- Erfahrung mit SystemC ist wünschenswert, aber kein Muss
- Kenntnisse in der Arbeit mit Linux als Betriebssystem und mit einer Skriptsprache wie z.B. Python oder Perl
- Idealerweise Erfahrung im digitalen Design und mit objektorientiertem C++
- Von Vorteil aber kein Muss sind Kenntnisse von gängigen Videoschnittstellen und Datenschnittstellen
- Gute Deutsch- und Englischkenntnisse
Benefits
Sie arbeiten in einem sehr erfolgreichen Unternehmen, das mit einem ausgereiften Elektronikprodukt ein direkter Zulieferer der Automobilbranche ist.
Sie können erwarten:- Gestaltungs- und Lernmöglichkeiten
- Sehr gute Verkehrsanbindung (nahe an S-Bahn-Station und Bushaltestellen) und Parkplätze für die Mitarbeiter, Bike-Leasing, Home-Office
- Sehr gutes Arbeitsklima, flache Hierarchien
- 30 Tage Urlaub
- Gute Bezahlung je nach Erfahrung
- Stabiles, wachsendes Unternehmen
- Übernahme von Umzugskosten
Machen Sie Ihren nächsten Karriereschritt und bewerben Sie sich direkt hier.
Ihre Daten werden von uns niemals ohne Ihre explizite Zustimmung für jeden Einzelfall weitergeleitet. Wir garantieren eine Rückmeldung innerhalb von 2 Arbeitstagen.
