Hatim Kanchwala

- Implementierte Stromnetzmodelle mit High-Level Synthesis-Designs für RTL Co-Simulation und Echtzeitsimulation auf FPGA. - Erweiterte HLS-Modelle mit memory-mapped AXI4-Register-Schnittstellen. Verifizierte Hardware-Modelle auf Virtex-7 VC707 FPGA-Board mit Remote-Debugging. - Entwickelte Makefile-Pipeline unter Linux für ORTiS-Code-Generierung, Vivado High-Level Synthesis, IP Integrator und FPGA-Bitstream-Generierung.

- Integrierte Xilinx-FPGA-Boards in die VILLAS-Cosimulations-Plattform durch den Aufbau einer Architektur auf dem seriellen Aurora 8B/10B-Protokoll. - Entwickelte ein Tcl-Makefile-System mit Skripten zur Automatisierung der Design-Generierung und Bitstream-Kompilierung, das die versionsunabhängige Verwendung lokaler Toolchains ermöglicht. - Entwickelte Bare-Metal-Driver-Programme in C/C++ für FPGA-Firmware.

- Implementierte fortgeschrittene Tracking-Filters in MATLAB, wie Distributed Extended Kalman Filter, Shifted Rayleigh Filter und Sequenzielle Monte-Carlo-Methode, f{\"u}r das Bearings-only Tracking Problem. - Simulierte die Leistung von modernen Filtern anhand realer Manöverdaten der indischen Marine und erstellte einen komparativen Studienbericht. - Der Shifted-Rayleigh-Filter übertrifft andere Filtersysteme in Bezug auf den Komplexitätsund die Tracking-Genauigkeit.

- Baute eines Verilog-Modells eines historischen EDSAC-Computers auf der ursprünglichen aber unvollständigen Dokumentation in Zusammenarbeit mit Experten des National Museum of Computing, UK. - Programmierte und simulierte die EDSAC-Architektur und ISA auf dem myStorm Lattice iCE FPGA-Board unter Verwendung von Open-Source-Toolchains wie Yosys und iverilog. - Entwarf und implementierte ein modifiziertes UART-Kommunikationsprotokoll zur Unterstützung externer Embedded-I/O-Schnittstellen.

- Entwickelte eine einheitliche Abstraktion von Statusregistern in SPI Flash-Speicherchips von verschiedenen Chip-Herstellern. - Programmierte Functions zum Sperren/Entsperren von Speicherplätzen, zum Umgang mit Konfigurationsbits und zur automatischen Generierung von Speicherschutzmaps. - Entwickelte CLI, um neue Funktionen bereitzustellen, und testete die Infrastruktur mit Raspberry Pi und Teensy-Development-Board.

Masterarbeit: "Field-Programmable Gate Array basierte Echtzeitregelung und -simulation" - Entwickelte ein Design mit Soft-Core-Mikroprozessoren, um Regelkreisalgorithmen für FPGA-basierte Echtzeitsimulatoren schnell zu prototypisieren. Entwarf einer heterogenen Architektur von Control- und Data-Logger-Softcores für die Ausführung von Steuerungsalgorithmen mit Schaltfrequenz und die Aufzeichnung von Simulationsdaten.

Bachelorarbeit: "Hardware Architecture of a Family of Sigma-Point Kalman Filters for Bayesian Estimation" - Entwarf und implementierte eine parallele Architektur von Sigma-Point Kalman-Filteralgorithmen auf FPGA. - Konzipierte eine neue parallele Algorithm für die Dekomposition der Cholesky-Matrix; Verbesserung der Zeitkomplexität von kubischer zu linearer. - Optimierte Ressourcennutzung der Cholesky-Dekompositionsarchitektur für doppelte Nutzung bei gleicher Prozessoranzahl.