Heinrich Diebel

Entwicklung von FPGA Bausteinen für Embedded- und Industriecomputer zur Realisierung spezifischer Funktionen: Industrial Ethernet, GPIOs, Watchdogs und Embedded Controllern für X86 und ARM Architekturen. Begleitende Entwicklung der Contineous Build und Test Umgebungen mit GitLab und Jenkins. Entwicklung eines einheitlichten Testsysteme, Testprogramme und Treiber mit Testframework in Python und unter Nutzung von Domain Specific Languages mit XText Framework.

Anpassung von UEFI-Firmware, Test von UEFI-Firmware für Intel und AMD COM-Express module. Test von ACPI kompatiblen Embedded Controllern und weiteren in FPGA Bausteinen realisierten Funktionen. Test der Gesamtfunktionen mit Linux und Windows Betriebsystemen.

Hardware Entwicklung und Test für Aerospace, Kernkraftwerke und Medizintechnik.

Entwurf und Durchführung eines VHDL Seminars für die HILF! GmbH Microcomputer-Consulting, Sauerlach. Pflege des seit 2011 bestehenden Eccelerators Projekts für eine Anwendergemeinschaft zum Design von Hardware/Software Interfacen HxS.

Neuentwicklung der Basisstationen für drahtlose Telefonie (DECT). Definition der gemeinsamen HW-Architektur für die Varianten: Klassisch und Internet. HW-Realisierung der Basisstationen im Team als steuernder Architekt und Mitentwickler. Realisierung der PreBoot- und UBoot-Firmware für Dual-Arm-Core- und BaseBand-Controller im Team als Architekt und Mitentwickler. Reverse-Engineering eines Mixed-Signal-Schnittstellenbausteines und Ersatz durch eine nahezu vollständig digitale Lösung im FPGA.

Systementwurf einer Kommunikationsbaugruppe mit TI OMAP ARM- und DSP-Core Prozessor. Abbildung der bestehenden Firmware auf die neue Prozessorperipherie. { Fehleranalysen in Embedded HW- und SW, Instrumentierung von Testprogrammen in C und Assembler, Auswertung mit Protokollanalysator, Logikanalysator und Oszilloskop. { Übernahme der FPGA Entwicklungen der bestehenden DECT-Basisstationen, Wiederaufbau der FPGA Entwicklung, Einarbeitung eines jungen neuen Mitarbeiters in die FPGA Entwicklung.

Entwurf, Proof-of-Concept und Angebotserstellung für die Hard- und Firmware von einem speziellen USB-Kartenlesegerät mit FPGA und Softcore-Prozessor. Konzeptentwurf und Angebotserstellung zur Realisierung des TCP-Protokolls in FPGA HW. Fehleranalyse am PCIE Bus während der Bildübertagung in einem für medizinische Zwecke genutzten PC's.

Entwickler eines Regler-FPGAs zur Automotorsteuerung. Angebotserstellung, Architekt und Mitentwickler von 4 FPGAs für ein ATCA-Softswitch-Blade. Definition aller HW/SW-Schnittstellen ins besonders für die optimale Unterstützung von Multi-Core Prozessoren. Consulting der FPGA Entwicklung für einen Radarpulssimulator. Integration eines VIA-Chip USB-Linux-Kernel-Treibers. Systemarchitekt eines Media-Gateways auf x86-Basis. HW-Entwicklung einer PCI-Express Karte zur optischen Begutachtung von Leiterplatten.

Vorfeldentwicklung einer PCI-Express Karte zur Erhöhung der Leistung eines PC‘s als Media Gateway mit Linux Betriebssystem. Architekt und Entwickler des zugehörigen Linux-Kernel-Treibers in Zusammenarbeit mit Hardwa- reentwicklung und Media-Gateway Softwareentwicklung. Entwickler von UBoot-Firmware und Test-Firmware für eine Büro-Vermittlungsanlage. Entwickler von analogen und ISDN Schnittstellenkarten (AMC) für eine Büro-Vermittlungsanlage.

Teilprojektleiter HW mit FPGA- und Stromlaufentwicklungsteams in München und Wien, Systemarchitekt und Mitentwickler mehrerer Media Gateways. Design einer Media Gateway Baugruppe mit Motorola PPC, PCI-Bus und 11 Mindspeed Prozessoren (Dual-ARM, Multi-DSP). Design einer Media Gateway Baugruppe mit IBM440GP, PCI-Bus und Submodul für Mindspeed Prozessoren. Mitentwickler von Boot-Firmware und HW-Testprogrammen in C und Assembler. Design und Realisierung eines Backside-Cache High-Speed-Speicherinterfaces.

Systemarchitekt für Innovationen der Vermittlungsrechner bis hin zu patentierter kostenoptimierender Mehrfachnutzung des Intel Pentium Prozessor Kerns, Design von High-Speed-Speicherinterfaces, Design mehrerer Vemittlungsrechner-Baugruppen mit Intel x86, Motorola PPC und Siemens C166 Prozessoren. Mitentwickler von Boot-Firmware und HW-Testprogrammen in C und Assembler. Design und Simulation von ASIC Bausteinen als Chip-Set für Prozessoren und Integration von Interface-Bausteinen.

Design von zentrale redundanten Vermittlungsrechner-Baugruppen mit Intel 80386 und 80486 Prozessoren. Design und Simulation von ASIC Bausteinen als Chip-Set für Intel 80386 und 80486 Prozessoren. Mitentwickler von Boot-Firmware und HW-Testprogrammen in C und Intel Assembler, Linker und Systembilder Design mehrerer peripherer Vemittlungsrechner-Baugruppen mit Intel/Siemens 8051 Prozessoren. Design eines kundenspezifischen CMOS-Bausteines (ASIC) mit AT&T Technologie für ein TDM- Interface.

Mikroprozessortechnik