Navigation überspringen

Josef Schmid

ist zurzeit nicht an Angeboten interessiert. ❌

Angestellt, Senior ASIC-Designer, B-Horizon Microelectronics GmbH
Abschluss: Dipl.-Ing.(FH), OTH Regensburg
Neumarkt in der Oberpfalz, Deutschland

Fähigkeiten und Kenntnisse

* VHDL-Design & Rapid Prototyping (FPGA/ASIC VHDL
* Reliability: Wearout & Aging effects
* Radiation Effects: TID & Soft Errors (SEU/SET/TM
* Automation & Scripting (Tcl/Tk Python)
* Conferences & Workshops: ITC ANALOG TUZ SNUG
* ASIC System & CoSimulation (VHDL-RTL/AMS/RNM Ve
* HW/SW Fault Injection & Analysis
* Design for Test (DFT SCAN ATPG ATE JTAG BIS
* more infos at www.jjschmid.de and www.jjschmid.d

Werdegang

Berufserfahrung von Josef Schmid

  • Bis heute 1 Jahr, seit Juni 2024

    Senior ASIC-Designer

    B-Horizon Microelectronics GmbH

    * Architecture, Design, Integration & Verification * Research Projects

  • Bis heute 3 Jahre und 3 Monate, seit März 2022

    Freelancer ASIC/FPGA/VHDL (Radiation/TID/Stress/Aging/ROSC, DelayLines/LiDAR)

    Ing.-Büro Josef Schmid

    Reviews&Training (VHDL/AMS, Tcl, TID, Aging, LiDAR), RTL-Design, Testbench&Simulation, Regression&Automation, ROSC&AgingMonitors, DelayLines@LiDAR, Tooling (Modelsim, Libero, Vivado), Evaluation&Recherche

  • 3 Jahre und 11 Monate, Apr. 2018 - Feb. 2022

    Senior Expert ASIC/FPGA/VHDL

    iSyst - intelligente Systeme GmbH

    * VHDL-Design & Rapid Prototyping (FPGA/ASIC, VHDL/AMS/Verilog) * Reliability: Wearout & Aging effects * Radiation Effects: TID & Soft Errors (SEU/SET/TMR) * Automation & Scripting (Python, Tcl/Tk)

  • 10 Jahre und 5 Monate, Nov. 2007 - März 2018

    Projektingenieur

    iSyst - intelligente Systeme GmbH

    * HiL-Testsysteme (Hardware in the Loop) * Testautomatisierung (Matlab, Simulink, Python) * VHDL-Design & Rapid Prototyping (FPGA/ASIC) * Design for Test (DFT, ATPG, ATE, JTAG, Scan etc.) * ParaObsol - Obsoleszenz Management * RedunSys - Redundante Systeme (TMR): radiation effects, aging (TID) & soft errors (SEU/SET) * HW/SW Fault Injection, JTAG PinFaking * SystemSimulation (Saber/Cosimulation: VHDL_AMS, MAST, Verilog) * Automation & Scripting (Python, Tcl/Tk)

  • 1 Jahr und 10 Monate, 2006 - Okt. 2007

    Entwicklungsingenieur

    Alcatel-Lucent

    ASIC/ASSP/FPGA Design&Test, DFT Items (SCAN; BIST, JTAG), SOC Architectures, Registermap Implementation, Controller Interfaces (CTLID, MPC, RapidIO), Quality Electronic Design, Soft error rate, jtag pinfaking

  • 1998 - 2006

    Entwicklungsing.

    Lucent Technologies, Bell Labs

    ASIC/ASSP/FPGA Design&Test DFT, SOC architecture Registermap Implementation Controller Interfaces QED, SER, RIO

  • 1997 - 1997

    Entwicklungsing.

    AT&T, Bell Labs

    ASIC Design&Test

  • 1983 - 1996

    Entwicklungsingenieur

    Philips Kommunikations Industrie

    ASIC Design&Test

  • 4 Monate, Okt. 1981 - 1982

    Entwicklungsingenieur

    TEKADE

    ASIC Design&Test

Ausbildung von Josef Schmid

  • 3 Jahre und 10 Monate, Okt. 1977 - Juli 1981

    Elektrotechnik

    OTH Regensburg

    Nachrichtentechnik

Sprachen

  • Deutsch

    -

  • Englisch

    -

XING – Das Jobs-Netzwerk

  • Über eine Million Jobs

    Entdecke mit XING genau den Job, der wirklich zu Dir passt.

  • Persönliche Job-Angebote

    Lass Dich finden von Arbeitgebern und über 20.000 Recruiter·innen.

  • 22 Mio. Mitglieder

    Knüpf neue Kontakte und erhalte Impulse für ein besseres Job-Leben.

  • Kostenlos profitieren

    Schon als Basis-Mitglied kannst Du Deine Job-Suche deutlich optimieren.

21 Mio. XING Mitglieder, von A bis Z