Dipl.-Ing. Thomas Makowski

Entwurf von Logikzellen in 7nm-Technologie für alle IBM-Power/Z-Prozessoren. Dies beinhaltet das Erstellen der Schematics und Layouts und den Aufbau und das Management von Cadence-Libraries . Diese Zellen werden in Skill codiert und als PCells aufgebaut. Zellen werden auf Timing, Power und Yield optimiert.

Leitung eines internationalen Teams zur Erstellung einer hierarchischen Unit des Power-Cores in Technoloien von 32 bis 14nm. Das gesamte Backend von der VHDL bis zu den Maskendaten: Floorplanning, Layout-Synthese, Timing-Optimierng, Routing, statische Timing-Analyse und Sign-Off-Prozess. Steuerung des Designprozesses durch TCL.

Full Custom-Design in IBM-Z-CPUs und IBM-Power-CPUs mit Cadence Virtuoso. Entwurf von Schematics. Toolbasierende Layouterstellung durch parametrisieren der Schematics.

Teamleiter in einem internationalen Team für das Physical Designs für Power7-CPUs.

Statische Timing Analyse und codieren von Timing Constraints für interne und externe Kunden.

Verantwortlicher Physical Design Ingenieur für ASICs für externe Kunden aus Israel und Schweden. Fertigung von 130nm und 110nm ASICs für Kunden. Das gesamte Backend von der VHDL bis zu den Maskendaten: Floorplanning, Timing-Optimierung, Routing, statische Timing-Analyse und Sign-Off-Prozess.

Informationstechnik