Dr. Thorsten Adler

Angestellt, Manager SoC Backend, Dream Chip Technologies GmbH

Hannover, Deutschland

Fähigkeiten und Kenntnisse

Langjährige Erfahrung im Bereich SOC Layout
Layoutverifikation
Projektmanagement
Designmethodik
Designflowautomatisierung
EDA Tools

Werdegang

Berufserfahrung von Thorsten Adler

  • Bis heute 3 Jahre und 6 Monate, seit Jan. 2021

    Manager SoC Backend (Principal Engineer)

    Dream Chip Technologies GmbH

  • Bis heute 4 Jahre und 6 Monate, seit Jan. 2020

    Manager SoC Backend

    Dream Chip Technologies GmbH

  • Bis heute 14 Jahre und 6 Monate, seit Jan. 2010

    Senior Staff Engineer Physical Design

    Dream Chip Technologies GmbH

    Semicustom Layout für ASIC's und grosse SOC's in 350nm/180nm/130nm/90nm/65nm/45nm/40nm/22nm Technologien, Interface zur Foundry, Weiterentwicklung/Verbesserung des Backend-Design-Flows

  • 3 Jahre, Jan. 2007 - Dez. 2009

    Manager Physical Design

    Silicon Image

    Manager Layout-Team, Layout-Projektleitung, Semicustom Layout für ASIC's und grosse SOC's in 130nm/90nm/65nm/45nm/40nm Technologien (TSMC), Interface zur Foundy (TSMC), Weiterentwicklung/Verbesserung des Backend-Design-Flows

  • 5 Jahre und 6 Monate, Juli 2001 - Dez. 2006

    Senior Design Engineer

    Sci-Worx GmbH

    Layout-Projektleitung Semicustom Layout für ASIC's und grosse SOC's in 130nm Technologie (IFX und TSMC Prozesse) Fullcustom-Layout für Analog-Makros, Weiterentwicklung des Backend-Design-Flows

  • 2 Jahre, Juli 1999 - Juni 2001

    Senior Design Engineer / Core Competence Layout

    Infineon Technologies AG

    Layout-Projektleiter in internen Entwicklungs-projekten, Teilprojektleitung für BMBF-Forschungs-projekte. Verantwortlich für die Backend-Design-Methodik (Planung, Evaluierung and Entwicklung von Tools zur Verbesserung/Unterstützung des Backend-Design-Flows). Schnittstelle zur zentralen Designmethodik-Abteilung bei Infineon. Verantwortlich für die Auswahl/Betreuung externer Mitarbeiter

Ausbildung von Thorsten Adler

  • 6 Jahre und 5 Monate, Feb. 1993 - Juni 1999

    Elektrotechnik / Mikroelektronik

    Universität Hannover

    Layout integrierter Schaltungen, Algorithmen und Datenstrukturen Dissertations-Thema: 'Algorithmen zur optimierten Verdrahtung integrierter Analogschaltungen'

  • 6 Jahre und 5 Monate, Sep. 1986 - Jan. 1993

    Elektrotechnik / Mikroelektronik

    TU Braunschweig

    Mikroelektronik, Entwurf und Layout integrierter Schaltungen, Halbleitertechnologie

Sprachen

  • Deutsch

    Muttersprache

  • Englisch

    Fließend

  • Spanisch

    Grundlagen

Interessen

Familie
Formel1 (leider nur zuschauen)
Squash
Emulation alter Computer/Spiel-Systeme
elektronische Gadgets aller Art

21 Mio. XING Mitglieder, von A bis Z

Nachname:

ABCDEFGHIJKLMNOP
QRSTUVWXYZ