Ing. suneel kumar Gaddam

Leistungsanalyse der AXI Interconnect in Altera SoC (Cyclone V). Synthese die VHDL-Code für Altera SoC FPGA Komponeneten. Entwicklung des Softcore-Prozessor NIOS II für die Co-processing mit Hauptprozessor (HPS). Überprüfen die Latenz der Inter-Connect-Bridge zwischen HPS- und FPGA-Elementen. Durchführbarkeitsstudie zur RTOS-Implementierung auf NIOS II.

Implementierung der Echtzeit-Kommunikation Systeme mit MATLAB/Simulink C and HDL Coder.(Note: 1,2) Genereirung der Low-level code C und HDL von Matlab-Algorithmus Rapid prototyping der Altera Cyclone V Chip(SoC). Realisierung der Hardware-Software Co-Simulation. Leistungsanalyse, Ressourcennutzungsmessungen von generierten ausführbaren Dateien. Verbessern die Latenz zwischen der Brückenverbindung zwischen Prozessor und FPGA-Blöcken.

Information Theory, Theorie Statisctiche Signale, Mobilkommunikations Geräte, Digital Filters, Übertragungstechnik, Radio Propagation Channels, Advanced Computer Architecture, Bild Signal Technik, Coding Theory, Automative Electronics, Test und Zuverlässigkeit digitaler Systeme

Elektronicshe Schaltungen, Digital Elektronik, Kommunkation Systeme, Linear IC Applications, Theoritische Elektrotechnik, Embedded Systems, VLSI design