Dr. Eugen Roehm

Im Ruhestand

Verantwortlicher, Ansprechpartner und Koordinator für Trainingsbelange den IFX Design Flow betreffend, Abhaltung von zahlreichen Highway/Inway Trainings an allen IFX Design Centern in Laendern wie USA, GB, Oesterreich, Frankreich, Schweden, Rumaenien, Israel, USA, Singapore, China, Indien und Taiwan

Design Flow Entwicklung im Umfeld der funtionalen Verifikation, Technischer Adviser für die neue Funktionale Verifikationsgruppe in Bangalore, Mitarbeit als technischer Experte für die ADMS Integration (Mixed Signal Simulation) als Teil des HW2FW work packages, Weiterentwicklung eines Regression Tools (iRunner)

Expert Design Methodology Support, Expert Support für alle Infineon-Logik-Projekte mit Schwerpunkt funktionale Verifikation, Beratung und Unterstützung der projektnahen DAEs hinsichtlich CAE-Entwurfsmethodik und der Anwendung des IFX Designsystems, Interface zu EDA Herstellern z.B. Mentor, Cadence, Novas und Atrenta, Priorisierung von Change Requests und Treiben von deren Implementierung bei den Vendoren, Installation des Inway Design Systems bei externen Firmen in Laendern wie Japan, USA und China

Design Flow Entwicklung hauptsaechlich im Umfeld der funktionalen Verifikation

Design Flow Entwicklung, Integration der Tools NCSim von Cadence, VHDLCover von TransEDA und Debussy von Novas in den Design Flow, Einarbeitung neuer Kollegen Bangalore

Semi Custom Highway Core Team Member, Architektur des ersten Highway Design Flows innerhalb der zentralen CAD Abteilung, verantwortlich für Configuration- and Daten Management mit ClearCase, Automatische Makefile Generierung für Frontend Tools, RTL Simulation, VHDL Code Coverage

CAD Support im Umfeld der Speicherentwicklung, Kompletter Frontend Support fuer Tools von Synopsys, Mentor, Cadence, Entwicklung eines Design Systems fuer speichernahe Produkte des Siemens Halbleiterbereichs

Mitarbeit am Siemens eigenen Design System VENUS, Forschungsarbeiten auf dem Gebiet der Hardwarebeschreibungssprache VHDL, Projektverantwortlicher für die Ausarbeitung des ersten VHDL Seminars in der Siemens AG, Durchfuehrung von VHDL Seminaren in der gesammten Siemens AG, Mitarbeit am Aufbau eines VHDL Applikationscenters, Vorlesungen ueber VHDL an den Universitäten München, Passau, Chemnitz und Linz

MOS-Design Trainee im Siemens Ingenieurkreis, Ausbildung in Halbleiterphysik und VLSI-Design mit 4-monatigem Forschungsaufenthalt am Computer Science Department der Carnegie Mellon University, Pittsburgh, PA, USA

Theoretische Elektronenoptik