Ludger Irsig
Fähigkeiten und Kenntnisse
Werdegang
Berufserfahrung von Ludger Irsig
AMS IC Design engineer specialized in voltage regulators, buck converter, high speed data interfaces, SRAM. IP characterisation, tool programming
- 2 Jahre und 3 Monate, Jan. 2020 - März 2022
Entwurfsingenieur für integrierte Schaltkreise
Racyics GmbH
Design of ADC, voltage regulators, buck converter, high speed data interfaces. IP characterisation, tool programming
- 2 Jahre und 6 Monate, Juli 2017 - Dez. 2019
Wissenschaftlicher Mitarbeiter IC-Design, Produktmanagement
Fraunhofer IIS, Institutsteil Entwicklung Adaptiver Systeme EAS
IC-Design analog/mixed signal, Modellierung, Verifikation; SRAM, OTP memory, physical true random number generator (PTRNG), bias voltage generator, Vision SoC, Full-Chip Sign-Off, 180nm, 22nm FDSOI; Kunden- und Anwenderkontakt in Bildverarbeitung und optischer Messtechnik, Projektbetreuung, Messestandbetreuung
- 6 Monate, Jan. 2017 - Juni 2017
Wissenschaftliche Hilfskraft IC-Design
Fraunhofer IIS, Institutsteil Entwicklung Adaptiver Systeme EAS
Analog-/Mixed-Signal-Design. Keywords: Operational Transimpedance Amplifier OTA, image sensors, LVDS, Off-Chip Communication, DC Voltage Conversion, 180nm
- 7 Monate, Juni 2016 - Dez. 2016
Diplomand
Fraunhofer IIS, Institutsteil Entwicklung Adaptiver Systeme EAS
Entwicklung einer Ladungspumpe zur flexibel einstellbaren lokalen Spannungsversorgung analoger und digitaler integrierter Schaltkreise. Keywords: Analog Design, Mixed Signal Design, Cadence, Charge Pump, DC Converter, LVDS, 180nm, Layout, LVS, DRC, Post-Layout-Simulation
- 5 Monate, Dez. 2015 - Apr. 2016
Praktikant Mixed Signal Modellierung
Anvo-Systems Dresden GmbH
Behavioral Modeling of Mixed Signal Circuits. Keywords: SystemVerilog, Real Number Modeling, Nonvolatile Memories, Flash Memory, Embedded Flash, Mixed Signal Verification, Full Chip Verification, Mixed Signal Desgin Methodology, Cadence
- 8 Monate, Apr. 2015 - Nov. 2015
Wissenschaftliche Hilfskraft FPGA-Design
Fraunhofer IIS, Institutsteil Entwurfsautomatisierung EAS
Entwicklung eines Generatorwerkzeugs für Bildverarbeitungs-Pipelines auf FPGAs. Keywords: FPGA-Entwicklung, Entwurfsautomatisierung, Bildverarbeitung, Image Processing, Machine Vision, Data Stream Processing, VHDL, Digital Design, Python, Parsing, C++
- 1 Jahr und 9 Monate, Nov. 2013 - Juli 2015
Studentische Hilfskraft/Tutor
TU Dresden, Fakultät Informatik
Betreuung von Studenten bei Praktikumsversuchen an analogen und digitalen Schaltungen
Ausbildung von Ludger Irsig
- 5 Jahre und 4 Monate, Okt. 2011 - Jan. 2017
Informationssystemtechnik
TU Dresden
Vertiefung ET: Mikroelektronik; Vertiefung INF: Technische Informatik
Sprachen
Deutsch
Muttersprache
Englisch
Fließend
XING Mitglieder mit ähnlichen Profilangaben
XING – Das Jobs-Netzwerk
Über eine Million Jobs
Entdecke mit XING genau den Job, der wirklich zu Dir passt.
Persönliche Job-Angebote
Lass Dich finden von Arbeitgebern und über 20.000 Recruiter·innen.
22 Mio. Mitglieder
Knüpf neue Kontakte und erhalte Impulse für ein besseres Job-Leben.
Kostenlos profitieren
Schon als Basis-Mitglied kannst Du Deine Job-Suche deutlich optimieren.