Ing. amir ehyayee

ASK/MODEM development. • Defined Data-Link signal processing requirements in collaboration with System Engineers. • Developed and Validated MATLAB models for ASK modulation/demodulation, Radio-Packet synchronization and detection. • Partitioned DSP functions between ARM Processing System (PS) and FPGA Programmable Logic (PL) On a Xilinx Zynq-7020 platform. • Developed Embedded Software on ARM processor for control, configuration and real-time communication blocks. •

Ich fand es gut, einen Lötkolben zu entwickeln. Damit kann ich nicht nur viele Erfahrungen sameln als auch es im Markt verkaufen. Daher habe ich alle notwendige Geräte ausgewählt, und Schaltplanung angefangen.Weil Kernkomponent hier MCU ist, ist es sehr wichtig vorher alle Zussamenhangen zweschen MCU und andere Geräte genau zu beschreiben.Zuerst Zuerst habe ich Pflichte des MCU pins beschreibt.Dann den Schaltplan angefangen wird.

Meine wichtige Verantwortung ist digitale Algorithmen von Funksystem im OMAP-L138 zu programmieren. Zuerst habe ich System-On-Chip Geräte wie zum Beispiel McASP,McBSP,EDMA3,IPC, SPI, und I2C initialisiert und Geräte-On-Board programmiert und darüber hinaus habe ich SYS/BIOS OS verwendet. Außerdem, habe ich im digitale Schaltplänen Entwerfen Team teilgenommen.

Two-Axis BLDC Motor Drive& Control .Architected the partitioning of Motor-Drive and Control functions between FPGA and MCU. -Implemented FPGA modules for Space-Vector Modulation (SVM), ADC data acquisition, and sinusoidal reference generation to Resolver. -Developed VHDL communication interfaces between FPGA and MCU, including RS422 UART modules for bidirectional communication with PC. •Developed embedded MCU C functions implementing dual-Axis PID control and Kalman filter based angular velocity estimation.

•Architected the FPGA processing pipeline for real-time Pulse Doppler signal processing. •Implemented VHDL interfaces into SRAM, Ethernet UDP, RF subsystem, and reading shaft encoder digital serial signal to have Current Azimuth Angle. •Designed memory buffering architecture to store range-cell into SRAM during coherent-processing interval (CPI) and retrieve data for FFT-based Doppler processing. •Implemented Two-Dimensional CFAR to detect targets in both range and doppler. •Developed programmable waveform