Abdullah Celep

Aktuell auf der Suche nach einer Position im Bereich FPGA-Entwicklung, RTL-Design oder funktionaler Verifikation. Erfahrung in VHDL/Verilog, cocotb-basierter Verifikation sowie Mixed-Language-Simulation mit GHDL, Vivado XSIM, Riviera-PRO und ModelSim. Ziel ist der Einstieg in eine professionelle Entwicklungs- oder Verifikationsrolle in der digitalen Hardwareentwicklung.

Während meiner Werkstudententätigkeit habe ich cocotb mit dem GHDL-Simulator genutzt, um eine funktionale Verifikationsumgebung trotz GHDLs VHDL-Einschränkung aufzubauen. Ich evaluierte zusätzliche Simulatoren für gemischte VHDL- und Verilog-Projekte und passte ein bestehendes Projekt an, um cocotb mit Vivado XSIM zu integrieren. Später testete ich Riviera-PRO und ModelSim, um die Performance und Flexibilität im Vergleich zu XSIM zu bewerten und den Verifikationsprozess zu verbessern.

Implementation and Analysis of Rounding-Based Approximate Multiplier

Auslandssemester

Electronic Circuits and Systems

Cyber Physical Systems