Ingo Friedrich

Konzeption und Realisierung der Control Unit für Hochspannungsgeneratoren; Einsatz für Plasma- und Laser-Berarbeitung in der Halbleiterindustrie; Implementierung von Multilevel Pulsing, Etch-Shaping und Dual Carrier; Umsetzung des Designs in SoC FPGAs von Xilinx Artix7und UltraScale; Software-Realisierung mit Sitara ARM processor in hardwarenahen C; Versionierung und Verwaltung der VHDL Sourcen mit SVN und Git

Konzeption und Realisierung von schneller 3D-Bilderfassung und -verarbeitung; Erstellung Interface für Sony Exmor CMOS Image Sensor Famile; Umsetzung des SoC Designs Xilinx UltraScalePlus mit ARM Cortex-A53; Anbindung der LVDS Bilddaten an UltraScalePlus PS DDR4 Interface; Aufbereitung der Bildinformationen im externen PL DDR4 Interface; Versionierung und Verwaltung der VHDL Sourcen mit Git; FPGA Bitfile und Embedded Linux Generierung mit Jenkins; Schaltplan- und Board-Design mit Altium Designer

Konzeption und Realisierung eines Fault-Injection-Emulators für sicherheitskritische ChipCard-ASICs; Fault- und Attack-Emulation von ARM-Prozessor-Cores; RTL Fault-Simulation mit Cadence NCSim; Synthese der 40 nm ASICs mit Synopsys Design Compiler; DC Post-Processing der ASIC-Netzliste und Einfügen von Fault-Injection-Zellen im Camino und IFX Flow; Hardware-Verifikation mittels ASIC zu FPGA Mapping in Altera Stratix5 FPGAs; Ansteuerung der Fault-Injection-Zellen über Firmware mit Perl- bzw. TCL-Scripting

Entwicklung für einen DSP-ASIC, 1GHz Systemtakt, 28 nm TSMC-Technologie; Design von verschiedenen DSP-Modulen mit Datenraten bis zu 10 GB/s; Anbindung für DDR4-Controller; Designflow mit Synopsys Design Compiler, Entwicklung von DSP Modulen mit Datenraten bis zu 5GB/s; Realisierung in Altera Stratix IV GX FPGAs; Anbindung an Host-PC mittels PCI-Express Controller IP-Core; Hardwareentwurf mit VHDL unter Mentor HDL Designer; Synthese mit Altera Quatus II; Verifikation der Hardware-Designs mit Mentor Modelsim

HW- und Systementwicklung von Flugregelsystemen; Systementw. und Modellierung mit Mathlab und Simulink; Hardwaredesign mit VHDL unter Mentor HDL Designer, Synthese mit Mentor Leonardo und Precision in verschiedene ASIC- und FPGA-Technologien, Verifikation der Hardware-Designs mit Modelsim; Synthese- und Constraint- Steuerung sowie FPGA-Implementation mit TCL/TK-Scripten; Umsetzung in PCB Boards und Inbetriebnahme sowie HW/SW-Integration; System Requirement Erstellung und Valididierung mit Doors nach DO254

Hardwareentwicklung für fahrzeugspezifische Meßelektronik und Aufbau entsprechender Meßaufnehmer; Entwicklung von Hardware-Systemen für die anschließende Signalverarbeitung in FPGAs; Aufbau und Wartung von Remote-Meßsystemen für Langzeitmessungen in Kundenfahrzeugen; Konfiguration von Meßsystemen mit komplexer Steuerung und Anzeige in MicroLab und MicroGraph; Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools; CAPL und LTL Programmierung

HW- und Systementwicklung von Flugregelsystemen; Systementw. und Modellierung mit Mathlab und Simulink; Hardwaredesign mit VHDL unter Mentor HDL Designer, Synthese mit Mentor Leonardo und Precision in verschiedene ASIC- und FPGA-Technologien, Verifikation der Hardware-Designs mit Modelsim; Synthese- und Constraint- Steuerung sowie FPGA-Implementation mit TCL/TK-Scripten; Umsetzung in PCB Boards und Inbetriebnahme sowie HW/SW-Integration; System Requirement Erstellung und Valididierung mit Doors nach DO254

Hardwareentwicklung für fahrzeugspezifische Meßelektronik und Aufbau entsprechender Meßaufnehmer; Entwicklung von Hardware-Systemen für die anschließende Signalverarbeitung in FPGAs; Aufbau und Wartung von Remote-Meßsystemen für Langzeitmessungen in Kundenfahrzeugen; Konfiguration von Meßsystemen mit komplexer Steuerung und Anzeige in MicroLab und MicroGraph; Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools; CAPL und LTL Programmierung

System-Design und Test-Ingenieur für CAN-Bus-Komponenten und kompletten Fahrzeugverbund; Design und Debugging von CAN-Bus-Komponenten für den neuen BMW 5er und 6er; Modellbeschreibung und Simulation von CAN-Bus-Komponenten mit Matlab und Simulink; Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools

ASIC Design Consultant, verantwortlich für ASIC-Design-Synthese, Test-Insertion und Simulations-Support; Design von einer Single-Chip-Lösung für Gigabit Ethernet 64Bit/66MHz PCI-Einsteckkarte; Komplexität etwa 500.000 ASIC Gatter, realiert in 0.15 µm CMOS Technologie; Design Entry mit Verilog, Simulation mit Verilog-XL und NC-Verilog, Synthese mit Synopsys Design Compiler, Test Insertion mit Synopsys Testcompiler

ASIC-Designer und System-Architect für Video- und Pay-TV-Systeme; Gruppenleiter der Gruppe ASIC/Hardware in der Abteilung Security Devices; Design von DVB/FAST-Scramblern als 19-Zoll-Industriegerät mit Actel-FPGAs; Projektplanung und komplettes Systemdesign von Constant Delay DVB/FAST-Scrambler als PCI-Einsteckkarte, Realisierung mit Actel und Altera; Projektplanung und komplettes Systemdesign von MPI (MPEG Packet Inserter) als PCI-Einsteckkarte, Realisierung mit Actel und Altera

Field Application Engineer für ASICs und FPGAs, Dozent von VHDL-Schulungsmaßnahmen; Betreuung verschiedener Kundenprojekte als Field Application Engineer und Designumsetzung auf Actel und Cypress FPGAs sowie NEC ASICs; Durchführung von Schulungen auf den Gebieten VHDL/Verilog Hardware-Beschreibung, FPGA Design, System-Design sowie ASIC-Etwurfs-Methoden

ASIC-Designer bei dem European Design Center des Halbleiterherstellers AMI; Projektleiter bei sieben digitalen ASIC-Projekten im Bereich von 20.000 Gatter bis 150.000 Gatter, verschiedenste Applikationsfelder; Projektleitung des Digitalteils an einen Industriebus-Mixed-Signal ASIC; 3 ASIC-Projekte mit FPGA-Prototyping durch Altera (FLEX8000 und FLEX10K) sowie durch Xilinx (XC4000 und Virtex); Design-Entry VHDL und Schematic beim Mixed-Signal-ASIC mit Cadence, bei digitalen ASIC mit Sysnopsys DC

System-Entwickler für den Entwurf von Microcontroller-Boards; Microcontroller- und Systemprototyping für PowerPC-Systeme, Programmierung der Motorola PowerPC und MC68K-Familie mit C, Schaltungsrealisierung mit Xilinx-FPGAs bis XC4085, Design-Entry mit VHDL, Synthese mit Synopsys FPGA-Compiler, Simulation mit Synopsys VSS

ASIC-Designer in der Entwicklungsabteilung der MSC Vertriebs GmbH in Stutensee; Projektleiter TDC-ASIC, Realisierung mit NEC-Gate-Arrays, 25.000 Gatter; Mitarbeit TDC-ASIC, Realisierung mit Toshiba-Gate-Arrays, 120.000 Gatter; Design Entry mit Cadence Framework (Schematic-Hard-Macro, Verilog), Simulation mit Verilog XL und Verifault

Entwicklung und Programmierung einer Datenbankschnittstelle zwischen VAX/VMS und PC/Windows mittels SQL und Informix; Programmierung von Anwendersoftware, Client-Server-Applikationen und SQL-Datenbanken; Restrukturierung und Effizienzerhöhung der bestehenden Kunden-Datenbanken mit SQL; Programmierung des Zugriffs auf Großrechner-Datenbanken über den PC mittels SQL; Netzwerkplanung und -installation

Entwicklung und Umsetzung eines ERP Systems mittels dBase und Clipper und Schaffung einer Schnittstelle zu der bestehenden SAP/R2-Lohnbuchhaltung; ständige Weiterentwicklung der Software bedingt durch neue Kundenanforderungen wie SAP/R3-Anbindung und neue betriebsinterne Datenbankstrukturen

Fehlersuche bei der Notebookfertigung an den Notebook-Motherboards; Reparatur und Bugfixing gefertigter Notebooksysteme

ASIC- und System-Entwurf