Reinhold Hofer

Bis 2020, Dipl.-Ing. Entwicklung, Engineering Consulting Office Spies

Hohenwart, Deutschland

Fähigkeiten und Kenntnisse

Verlilog
VHDL
Embedded Systems
FPGA Design
ASIC
Hardwarebeschreibungssprache
Cadence Simulator
Perl
TCL /TK
Intel Architektur
ARM-Architektur
C

Werdegang

Berufserfahrung von Reinhold Hofer

  • Bis heute 4 Jahre und 4 Monate, seit Juni 2020

    FPGA Architekt

    AED Engineering

  • 2 Jahre und 10 Monate, Juli 2017 - Apr. 2020

    Dipl.-Ing. Entwicklung

    Engineering Consulting Office Spies

    Logik Design (FPGA) und Embedded Software Entwicklung für LIDAR Sensoren mit Schwerpunkt auf die konzeptionelle Arbeit, bestehend aus Evaluierung neuer Technologien, erfassen von Markt Trends und Kunden Anforderungen.

  • 21 Jahre und 6 Monate, Jan. 1996 - Juni 2017

    Principal Staff Engineer Logic Design

    Artesyn Embedded Technologies

    Logik Design (FPGA/ASIC) mit Schwerpunkt auf die konzeptionelle Arbeit, bestehend aus Evaluierung neuer Technologien, erfassen von Markt Trends und Kunden Anforderungen.

  • 9 Monate, Apr. 1995 - Dez. 1995

    Design Engineer für integrierte Schaltungen

    SICAN GmbH

    Entwurf und Verifikation von integrierten Schaltungen in VHDL

  • 5 Jahre und 9 Monate, Juli 1989 - März 1995

    Applications Engineer

    Eurodis Enatechnik Electronics GmbH

    Entwicklung von anwenderspezifischen intergrierten Schaltungen (ASIC´s)

  • 3 Jahre und 4 Monate, März 1986 - Juni 1989

    Labor Ingenieur

    SIEMENS

    Entwurf von intergrierten Schaltungen

Ausbildung von Reinhold Hofer

  • 5 Jahre und 6 Monate, Okt. 1980 - März 1986

    Elektrotechnik

    Technische Universität München

    Datenverarbeitung

Sprachen

  • Deutsch

    Muttersprache

  • Englisch

    Fließend

Interessen

Fahrradfahren (mehrtages Touren)

21 Mio. XING Mitglieder, von A bis Z