Michael Patelis

Selbstständig, Digital chip design and verification consultant, Self Employed Freelancer

Erlangen, Deutschland

Fähigkeiten und Kenntnisse

ASIC PLD FPGA Digital Logic Design
VHDL Development
Verification and validation
35+ years experience
FPGA Design
VHDL
Verifizierung und Validierung
Consulting
Digital Design

Werdegang

Berufserfahrung von Michael Patelis

  • Bis heute 16 Jahre und 9 Monate, seit 2008

    Digital chip design and verification consultant

    Self Employed Freelancer

Ausbildung von Michael Patelis

  • Bis heute

    Electronics Engineering

    Un. of Aston in Birmingham, UK

Sprachen

  • Deutsch

    Gut

  • Englisch

    Muttersprache

  • Französisch

    Gut

  • Griechisch

    Muttersprache

XING Mitglieder mit ähnlichen Profilangaben

Oliver Knodel

Data Scientist - Wissenschaftlicher Mitarbeiter

Dresden

Christian Ewert

Technische Informatik

Hamburg

Thomas Cherian

IP Logic Design Engineer

Cochin

George Athanasiou PhD

Manager

Athens

Tanner Moray

---

Lübeck

Rachna Jani

Design & Verification Engineer

Ingolstadt

Sai Sumanth Naidu Pasupuleti

FPGA DESIGN & IP VERIFICATION ENGINEER

Bengaluru

Ramazan Esgin

Fpga engineer

Göttingen

Pedro Baeta

Electrical Engineering (Bachelor of Science)

Freiburg Im Breisgau

Christoph Gulich

Geschäftsführer

Dresden

Hussein Abdulreda

Softwareentwickler & Hardwareentwickler

Bad Rappenau

Dr. Muhammad Shafiq

Laboratory Engineer

Karatschi

Peter Fischer

Founder

Wiesing

Björn Brachthäuser

Informatik

Siegen

Felix Weilenmann

Elektronik Entwicklungs-Ingenieur

Brügg

Padmaprasad Boopal

Senior Consultant - FPGA Design

Heimsheim

Anastasios Getsopulos

Entwicklungsingenieur Embedded Linux

Braunschweig

Angel José Soto

Digital Design Engineer

Dresden

Faisal Shehzad

Post-Graduate Researcher

Bremen

Nasr-eddine Ouldei Tebina

PhD Student

Grenoble

21 Mio. XING Mitglieder, von A bis Z

Nachname:

ABCDEFGHIJKLMNOP
QRSTUVWXYZ