PARVATHY J Nair

Angestellt, Design Verification Engineer, Samsung Semiconductor India Research

Fähigkeiten und Kenntnisse

Verification and validation
Verilog
Python programming
SVN
Systemverilog
UVM
Git
Shell Scripting
Coverage
System verilog Assertions

Werdegang

Berufserfahrung von PARVATHY J Nair

  • Bis heute 1 Jahr und 10 Monate, seit Jan. 2024

    Design Verification Engineer

    Samsung Semiconductor India Research

XING – Das Jobs-Netzwerk

  • Über eine Million Jobs

    Entdecke mit XING genau den Job, der wirklich zu Dir passt.

  • Persönliche Job-Angebote

    Lass Dich finden von Arbeitgebern und über 20.000 Recruiter·innen.

  • 21 Mio. Mitglieder

    Knüpf neue Kontakte und erhalte Impulse für ein besseres Job-Leben.

  • Kostenlos profitieren

    Schon als Basis-Mitglied kannst Du Deine Job-Suche deutlich optimieren.

21 Mio. XING Mitglieder, von A bis Z