Navigation überspringen

Sudhee Bhat

Angestellt, FPGA Design Engineer, Granite River Labs
Bangalore, Indien

Fähigkeiten und Kenntnisse

FPGA
RTL design
Verilog
System Verilog
Vivado
Team work
Communication skills

Werdegang

Berufserfahrung von Sudhee Bhat

  • Bis heute 2 Jahre und 7 Monate, seit Nov. 2022

    FPGA Design Engineer

    Granite River Labs

XING Mitglieder mit ähnlichen Profilangaben

Ivi Prifti

FPGA Entwicklungsingenieur

Reutlingen

Steffen Kosinski

Senior SoC Design and Verification Engineer

Vancouver

Alexander Praedicow

ASIC Design Engineer

Berlin

Muhammad Saim Bilal

---

Hamburg

Sergey Dubinin

Staff Digital Design and Verification Engineer | CSS dpt.

Austria

Mohsin Raza

Design Engineer

Haar

Neha Thimmaiah

Master in Micro and Nano Systems

Chemnitz

Shruthi Nanjegowda

Senior Systems Engineer- FPGA Design

Frankfurt am Main

Chiragkumar Savani

Data Scientist & Machine/Deep Learning Engineer

Munich

Raviteja Eranna Golla

Artificial Intelligence for Smart Sensors and Actuators

Chemnitz

Sushant Kumar

Senior Business Intelligence Analyst

Berlin

Saeed Seyedfaraji

---

Wien

Benjamin Kerl

ASIC Design Engineer

Neu-Isenburg

Angel José Soto

Digital Design Engineer

Dresden

Muhammad Adil Saeed

Executive Assistant

Islamabad

Pravin Gavate

---

Bangalore

Kedar Raghu Sharma

---

Erlangen

Muhammad Abdullah

Research Officer

Islamabad

Min-An Chao

Informatik/ Computer Science

Munich

Pranjal Srivastava

Field Application Engineer

München

XING – Das Jobs-Netzwerk

  • Über eine Million Jobs

    Entdecke mit XING genau den Job, der wirklich zu Dir passt.

  • Persönliche Job-Angebote

    Lass Dich finden von Arbeitgebern und über 20.000 Recruiter·innen.

  • 22 Mio. Mitglieder

    Knüpf neue Kontakte und erhalte Impulse für ein besseres Job-Leben.

  • Kostenlos profitieren

    Schon als Basis-Mitglied kannst Du Deine Job-Suche deutlich optimieren.

21 Mio. XING Mitglieder, von A bis Z

Nachname:

ABCDEFGHIJKLMNOP
QRSTUVWXYZ