Farzad Avaj

• Entwurf, Verifikation und Implementierung von Multi-Rate-DSP-Algorithmen (FIR, CIC, FFT, DDS, CORDIC) sowie Polyphasen-Filterbänken in Xilinx Vivado, einschließlich Floating-to-Fixed-Point-Konvertierung. • Anpassung und Weiterentwicklung eines FPGA-basierten Host-IP-Cores für NVMe-SSD-Speichersysteme; Ermöglichung von Hochgeschwindigkeits-Lese-/Schreibvorgängen auf Kintex-UltraScale über PCIe Gen 3. • Umfassende und kontinuierliche Dokumentation des Entwicklungsprozesses und der Testergebnisse.

• Entwicklung von HDL-Treibern für eine komplette HF-Signalkette (PLL/VCO ADF4350, Transceiver Si4468, Attenuator PE4312) auf Spartan-6 zur Steuerung drahtloser Kommunikationssysteme. • Entwicklung von FPGA-Firmware in Verilog zur Anbindung eines AD9467 16-Bit-250-MSPS-ADC, einschließlich SPI-Konfiguration, LVDS-Datenerfassung, Clock Management und Datensynchronisationslogik. • Implementierung anpassbarer, skalierbarer IP-Cores für serielle Kommunikationsprotokolle (SPI, UART, I2C).