Navigation überspringen

Aleksei Khailov

Angestellt, Design verification engineer, OhT
Edinburgh, Vereinigtes Königreich

Fähigkeiten und Kenntnisse

SystemVerilog
UVM
Verification and validation
SVA
Functional Coverage
VIP
System on Chip (SOC)
ASIC
Verilog
Engineering
VHDL
FPGA

Werdegang

Berufserfahrung von Aleksei Khailov

  • Bis heute 19 Jahre und 1 Monat, seit Juni 2006

    Design verification engineer

    OhT

Sprachen

  • Englisch

    Gut

XING Mitglieder mit ähnlichen Profilangaben

Lance Harvie

Founder & CEO @ RunTime

Munich

Zoran Kudric

Digital Design Verification Engineer

Novi Sad, South Backa, Serbia

Denis Lavaud

Technical Product Manager / Design and Verification Leader

Berlin

Johannes Walter

FPGA Engineer

San Francisco

Avdhesh Sharma

Wissenschaftlicher Mitarbeiter

Netphen

Dina Atef

---

Cairo

Chao Chieh Hsu

Software Engineer - Senior

Taipei

Philipp Neumaier

GNSS R&D Engineer

Holzkirchen

Roman Leitner

Design verification engineer

Graz

Alperen Ozder

Design Verification Engineer

Aldingen

Mehran Goli

Researcher

Bremen

Christoph Janson

Lead Principal System Architect

München

Ralf Künzel

Digital Design Engineer

Dresden

Jiong Ou

System IC Architect

Heilbronn

sefa veske

IC Verification Engineer

u-blox

Anudeep Teegala

---

Hyderabad

Ahmed Ebrahim

---

Chemnitz

Vaisakh Naduvodi Viswambharan

Research Assistant

Dresden

Steffen Edel

Verification Engineer

Halle (Saale)

BINIL MATHEWS

---

Germany

XING – Das Jobs-Netzwerk

  • Über eine Million Jobs

    Entdecke mit XING genau den Job, der wirklich zu Dir passt.

  • Persönliche Job-Angebote

    Lass Dich finden von Arbeitgebern und über 20.000 Recruiter·innen.

  • 22 Mio. Mitglieder

    Knüpf neue Kontakte und erhalte Impulse für ein besseres Job-Leben.

  • Kostenlos profitieren

    Schon als Basis-Mitglied kannst Du Deine Job-Suche deutlich optimieren.

21 Mio. XING Mitglieder, von A bis Z

Nachname:

ABCDEFGHIJKLMNOP
QRSTUVWXYZ