Fathima Femina Kader Sahib

Angestellt, ASIC design verification, Samsung Electronics

Abschluss: Bachelor of engineering, Anna university

Bangalore, Indien

Fähigkeiten und Kenntnisse

Soc verification
System verilog
Uvm
Ovm
USB
DMA
Cortex m4
VHDL
Job seeker visa Germany
FPGA

Werdegang

Berufserfahrung von Fathima Femina Kader Sahib

  • Bis heute 6 Jahre, seit Juli 2018

    ASIC design verification

    Samsung Electronics

  • 2 Jahre und 7 Monate, Jan. 2016 - Juli 2018

    ASIC design Verification

    Altran

    Worked in multiple projects involving functional verification of IP/SOC level using UVM-SV

  • 3 Monate, Juli 2015 - Sep. 2015

    ASIC Design Verification

    Infosys Limited
  • 2 Jahre und 11 Monate, Sep. 2012 - Juli 2015

    Specialist

    Tata Elxsi

  • 2 Jahre und 1 Monat, Sep. 2010 - Sep. 2012

    Project engineer

    Wipro technologies

    ASIC digital verification- worked in C based soc level functional verification of peripherals like gpio, timer, temperature monitor

  • 2 Jahre und 3 Monate, Juli 2008 - Sep. 2010

    Software Engineer

    HCL Technologies

    ASIC digital verification engineer , worked in vhdl and verilog based ip level functional verification

Ausbildung von Fathima Femina Kader Sahib

  • 3 Jahre und 10 Monate, Aug. 2004 - Mai 2008

    Electronics and communication engineering

    Anna university

    Electronics and communication, digital electronics

Sprachen

  • Englisch

    Fließend

21 Mio. XING Mitglieder, von A bis Z