Hans Auer

Angestellt, Sr. Engineer, ASIC Development, Tridonic
Dornbirn, Austria

Fähigkeiten und Kenntnisse

Digital Design
Signal Processing
FPGA
ASIC
Hardware
Prototyping
Simulation.

Werdegang

Berufserfahrung von Hans Auer

  • Current 18 years and 3 months, since Mar 2008

    Sr. Engineer, ASIC Development

    Tridonic

    Mixed signal ASIC project lead for electronic ballast development. Altera FPGA-based hardware prototyping with Matlab/Simulink/PLECS modeling using System Verilog.

  • 10 years and 4 months, Nov 1997 - Feb 2008

    Sr. Engineer, Hardware Development

    Seagate Technology

    System development of computer disk-drive manufacturing equipment. Servo data demodulation hardware with DSP, FPGA, R/W Channel & SBSRAM. Hardware design with Altera FPGA/CPLD using VHDL.

  • 3 years and 5 months, Jun 1994 - Oct 1997

    Design Engineer

    Doppelmayr

    Controls design for detachable chair lifts and gondolas. Firmware development for Pilz PLC systems.

Ausbildung von Hans Auer

  • 4 years and 10 months, Aug 1989 - May 1994

    Electrical Engineering

    University of Colorado at Boulder

    Micro-Electronics

Sprachen

  • German

    C1 (Fließend)

  • English

    C2 (Verhandlungssicher / Muttersprachlich)

XING – Das Jobs-Netzwerk

  • Über eine Million Jobs

    Entdecke mit XING genau den Job, der wirklich zu Dir passt.

  • Persönliche Job-Angebote

    Lass Dich finden von Arbeitgebern und über 20.000 Recruiter·innen.

  • 21 Mio. Mitglieder

    Knüpf neue Kontakte und erhalte Impulse für ein besseres Job-Leben.

  • Kostenlos profitieren

    Schon als Basis-Mitglied kannst Du Deine Job-Suche deutlich optimieren.

21 Mio. XING Mitglieder, von A bis Z